Verilog

Verilog는 부품이나 보드시스템 차원에서 전자시스템을 설계하는데 사용되는 HDL이다. Phil Morby에 의해 개발되었으며, 자극을 묘사하는 데에도 사용될 수 있도록 처음에는 모의시험용 언어로 개발되었다. 1980년대 말까지, Verilog는 HDL의 사실상의 표준으로서 독점소유였으나, 후에 IEEE 표준이 되었다.


이 정보는 1999년 12월 10일에 수정되었습니다.
영어판(whatis.com)